研究業績

学術論文誌および査読つき国際会議

  • M. Nakanishi, N. Morioka, and K. Shoji, "Cache-aware quantum circuit simulation on a GPGPU," Proc. of the 16th Asian Quantum Information Science Conference (AQIS2016), pp. 11-12, August 2016.
  • M. Nakanishi, M. Matsuyama, and Y. Yokoo, "A Fast Quantum Computer Simulator based on Register Reordering," IEICE Trans. Inf. & Syst., vol.E99-D, no.2, pp.332-340, February 2016.
  • M. Nakanishi and A. Yakaryılmaz, "Classical and Quantum Counter Automata on Promise Problems," Proc. of the 20th International Conference on Implementation and Application of Automata (CIAA 2015), LNCS 9223, pp. 224-237, August 2015.
  • M. Nakanishi, "Quantum Pushdown Automata with a Garbage Tape," Proc. of the 41st International Conference on Current Trends in Theory and Practice of Computer Science (SOFSEM 2015), LNCS 8939, pp. 352-363, January 2015.
  • M. Nakanishi, M. Matsuyama, and Y. Yokoo, "A quantum algorithm processor architecture based on register reordering," Proc. of the 22nd IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC 2014), pp. 1-6, October 2014.
  • M. Nakanishi, "Quantum Pushdown Automata with Garbage Space," Poster presentation at the 17th Conference on Quantum Information Processing (QIP2014), February 2014.
  • M. Matsuyama, Y. Yokoo, and M. Nakanishi, "A Hardware Quantum Circuit Simulator Architecture based on Register Reordering," Poster presentation at the 17th Conference on Quantum Information Processing (QIP2014), February 2014.
  • M. Villagra, M. Nakanishi, S. Yamashita, and Y. Nakashima, "Tensor rank and strong quantum nondeterminism in multiparty communication," IEICE Trans. Inf. & Syst., vol.E96-D, no.3, pp.1-8, January 2013.
  • M. Villagra, M. Nakanishi, S. Yamashita, and Y. Nakashima, "Tensor rank and strong quantum nondeterminism in multiparty communication," Proc. of the 9th Annual Conference on Theory and Applications of Models of Computation (TAMC2012), pp. 400-411, May 2012.
  • M. Villagra, M. Nakanishi, S. Yamashita, and Y. Nakashima, "Quantum walks on the line with phase parameters," IEICE Trans. Inf. & Syst., vol.E95-D, no.3, pp.722-730, March 2012.
  • Y. Kakiuchi, T. Nakagawa, K. Hamaguchi, T. Tanimoto, and M. Nakanishi, "Symbolic discord computation for efficient analysis of message sequence charts," IPSJ Transactions on System LSI Design Methodology, vol. 4, pp. 210-221, August 2011.
  • M. Villagra, M. Nakanishi, S. Yamashita, and Y. Nakashima, "Quantum query complexity of hamming distance estimation," Proc. of the 11th Asian Quantum Information Science Conference 2011(AQIS2011), pp.103-104, August 2011.
  • M. Nakanishi, "On the weakness of one-way quantum pushdown automata under empty-stack acceptance," poster presentation at 14th Workshop on Quantum Information Processing (QIP2011), January 2011.
  • Y. Hirata, M. Nakanishi, S. Yamashita, and Y. Nakashima, "An Efficient Conversion of Quantum Circuits to a Linear Nearest Neighbor Architecture," Quantum Information & Computation, vol.11, no.1& 2, pp.142-166, January 2011.
  • M. Villagra, M. Nakanishi, S. Yamashita, and Y. Nakashima, "Asymptotics of Quantum Walks on the Line with Phase Parameters," Proc. of Asian Conference on Quantum Information Science 2010 (AQIS2010), pp.163-164, August 2010.
  • D. Yokomine, M. Nakanishi, S. Yamashita, and Y. Nakashima, "A SAT Solver Based on Quantum and Classical Random Walk," Proc. of Asian Conference on Quantum Information Science 2010 (AQIS2010), pp.165-166, August 2010.
  • 柴田章博, 中田尚, 中西正樹, 山下茂, 中島康彦, "量子計算の並列シミュレーションにおける通信量削減手法", 電子情報通信学会論文誌 D, vol.J93-D, no.3, pp.253-264, 2010年3月.
  • M. Nakanishi, "On the Weakness of One-Way Quantum Pushdown Automata," Proc. of the Fourth International Conference on Quantum, Nano and Micro Technologies (ICQNM2010), pp.83-87, February 2010.
  • Y. Nakajima, Y. Kawano, H. Sekigawa, M. Nakanishi, S. Yamashita, and Y. Nakashima, "Synthesis of Quantum Circuits for d-Level Systems by using Cosine-Sine Decomposition," Quantum Information & Computation, vol.9, no.5&6, pp.423-443, May 2009.
  • S. Tani, M. Nakanishi, and S. Yamashita, "Multi-Party Quantum Communication Complexity with Routed Messages," IEICE Trans. Inf. & Syst., vol.E92-D, no.2, pp.191-199, February 2009.
  • Y. Hirata, M. Nakanishi, S. Yamashita, and Y. Nakashima, "An Efficient Method to Convert Arbitrary Quantum Circuits to Ones on a Linear Nearest Neighbor Architecture," Proc. of the Third International Conference on Quantum, Nano and Micro Technologies(ICQNM 2009), pp.26-33, February 2009.
  • A. Ambainis, K. Iwama, M. Nakanishi, H. Nishimura, R. Raymond, S. Tani, and S. Yamashita, "Average/Worst-Case Gap of Quantum Query Complexities," poster presentation at The Twelfth Workshop on Quantum Information Processing(QIP2009), January 2009.
  • A. Ambainis, K. Iwama, M. Nakanishi, H. Nishimura, R. Raymond, S. Tani, and S. Yamashita, "Quantum Query Complexity of Boolean Functions with Small On-Sets," Proc. of the 19th International Symposium on Algorithms and Computation (ISAAC 2008), pp. 907-918, December 2008.
  • K. Suzuki, T. Nakada, M. Nakanishi, S. Yamashita, and Y. Nakashima, "A Functional Unit with Small Variety of Highly Reliable Cells," Proc. of 14th Pacific Rim International Symposium on Dependable Computing (PRDC'08), pp.353-354, December 2008.
  • M. Nakanishi and Y. Murakami, "A Method of Randomizing a Part of an FPGA Configuration Bitstream," Proc. of 2008 International Symposium on Information Theory and its Applications(ISITA2008), pp.1493-1496, December 2008.
  • S. Tani, M. Nakanishi, S. Yamashita, "Multi-Party Quantum Communication Complexity with Routed Messages," Proc. of the 14th Annual International Computing and Combinatorics Conference(COCOON2008), pp. 180-190, June 2008.
  • M. Nakanishi, S. Tani, and S. Yamashita, "An Almost Optimal Quantum String Sealing Protocol and Its Security Analysis," Proc. of the 1st AAAC Annual Meeting(AAAC2008), p.20, April 2008.
  • M. Nakanishi, "An FPGA Configuration Scheme for Bitstream Protection," Proc. of International Workshop on Applied Reconfigurable Computing (ARC2008)," LNCS 4943, pp.330-335, March 2008.
  • Y. Nakajima, Y. Kawano, H. Sekigawa, M. Nakanishi, S. Yamashita and Y. Nakashima, "Synthesis of Quantum Circuits for d-Level Systems using KAK Decomposition," The 11th Workshop on Quantum Information Processing, December 2007.
  • Y. Murakami, M. Nakanishi, S. Yamashita, Y. Nakashima, and M. Hagiwara, "A Quantum Secure Direct Communication Protocol for Sending a Quantum State and Its Security Analysis," Proc. of the 6th WSEAS International Conference on Information Security and Privacy (ISP'07), pp.91-97, December 2007.
  • M. Nakanishi, S. Tani, and S. Yamashita, "An Information-Theoretic Security Analysis of Quantum String Sealing," Proc. of the 6th WSEAS International Conference on Information Security and Privacy (ISP'07), pp.30-35, December 2007.
  • Shigeru Yamashita, and Masaki Nakanishi, "A Practical Framework to Utilize Quantum Search," Proc. of the 2007 IEEE Congress on Evolutionary Computation (CEC2007), September 2007.
  • S. Hiramoto, M. Nakanishi, S. Yamashita, and Y. Nakashima, "A Hardware SAT Solver Using Non-Chronological Backtracking and Clause Recording without Overheads," Proc. of 3rd International Workshop on Applied Reconfigurable Computing (ARC2007), LNCS 4419, pp.343-349, March 2007.
  • T. Suzuki, S. Yamashita, M. Nakanishi, and K. Watanabe, "Robust Quantum Algorithms Computing OR with $\eps$-biased Oracles," IEICE Trans. Inf. & Syst., vol.E90-D, no.2 pp.395 - 402, February 2007.
  • M. Nakanishi, S. Tani, and S. Yamashita, "Tight Bounds on Information Gains in Quantum Sealing Protocols," poster presentation at The Tenth Workshop on Quantum Information Processing (QIP 2007), January 2007.
  • Y. Murakami, M. Nakanishi, M. Hagiwara, S. Yamashita, and Y. Nakashima, "A Quantum Secure Direct Communication Protocol for Sending a Quantum State and Its Security Analysis," poster presentation at The Tenth Workshop on Quantum Information Processing (QIP 2007), January 2007.
  • M. Tomono, M. Nakanishi, S. Yamashita, K. Nakajima, and K. Watanabe, "An Efficient and Effective Algorithm for Online Task Placement with I/O Communications in Partially Reconfigurable FPGAs," IEICE Trans. Fundamentals, vol.E89-A, no.12, pp.3416 - 3426, December 2006.
  • N. Doi, T. Horiyama, M. Nakanishi, and S. Kimura, "Bit-Length Optimization Method for High-Level Synthesis Based on Non-Linear Programming Technique," IEICE Trans. Fundamentals, vol.E89-A, no.12, pp.3427 - 3434, December 2006.
  • Y. Murakami, M. Nakanishi, M. Hagiwara, S. Yamashita and Y. Nakashima, "Quantum Secure Direct Communication Protocols for Sending a Quantum State," Proc. of the 2006 International Symposium on Information Theory and its Applications (ISITA 2006), October 2006.
  • H. Nishiyama, M. Nakanishi, S. Yamashita and Y. Nakashima, "An Efficient Approximation of SU(d) Using Decomposition," Proc. of Asian Conference on Quantum Information Science 2006 (AQIS 2006), pp. 147-148, September 2006.
  • T. Suzuki, S. Yamashita, M. Nakanishi, and K. Watanabe, "Robust Quantum Algorithms with $\eps$-Biased Oracles," Proc. of 12th Annual International Computing and Combinatorics Conference (COCOON 2006), LNCS 4112, pp. 116-125, August 2006.
  • M. Tomono, M. Nakanishi, S. Yamashita, K. Nakajima, and K. Watanabe, "Online Task Placement for Partially Reconfigurable FPGAs Using I/O Routing Information," Proc. of Conference of Synthesis And System Integration of Mixed Information technologies (SASIMI 2006), pp. 342-349, April 2006.
  • M. Tomono, M. Nakanishi, S. Yamashita, K. Nakajima, and K. Watanabe, "A New Approach to Online FPGA Placement," Proc. of Conference of Information Science and Systems, Princeton, NJ, CD-ROM, March 2006.
  • M. Nakanishi, K. Hamaguchi, and T. Kashiwabara, "Expressive Power of Quantum Pushdown Automata with Classical Stack Operations under the Perfect-Soundness Conditions," IEICE Trans. Inf. & Syst., vol. E89-D, no. 3, pp. 1120-1127, March 2006.
  • S. Tani, M. Nakanishi, and S. Yamashita, "Quantum Communication Complexity for the Distinctness Function on a Ring," Proc. of Workshop on Theory of Quantum Computation, Communication, and Cryptography (TQC2006), pp. 10-11, February 2006.
  • Y. Murakami, M. Nakanishi, S. Yamashita, and K. Watanabe, "Quantum versus Classical Pushdown Automata in Exact Computation," IPSJ Journal, vol. 46, no. 10, pp. 2471-2480, October 2005.
  • 渡邉勝正,井上晶広,伴野充,蔵川圭,中西正樹,山下茂, "能動関数によるアサーション検証設計" コンピュータソフトウェア,Vol.22, No.3, pp. 76-91, 2005年7月.
  • N. Nakai, M. Nakanishi, S. Yamashita, and K. Watanabe, "Reconfigurable 1-Bit Processor Array with Reduced Wiring Area," In. Proc. of International Conference on Engineering of Reconfigurable Systems and Algorithms (ERSA2005), pp. 225-331, June 2005.
  • M. Tomono, M. Nakanishi, S. Yamashita, and K. Watanabe, "Event-Oriented Computing with Reconfigurable Platform," In. Proc. of the 10th Asia and South Pacific Design Automation Conference (ASP-DAC2005), pp. 1248-1251, January 2005.
  • S. Tani, M. Nakanishi, and S. Yamashita, "A Quantum Protocol for the List-nonequality Function," poster presentation at Workshop on Quantum Information Processing 2005 (QIP2005), January 2005.
  • S. Yamashita, M. Nakanishi, and K. Watanabe, "Toward a Practical Environment for Quantum Programming," In. Proc. of Asia-Pacific Conference on Quantum Information Science 2004, December 2004.
  • N. Doi, T. Horiyama, M. Nakanishi, and S. Kimura, "An Optimization Method in Floating-point to Fixed-point Conversion using Positive and Negative Error Analysis and Sharing of Operations," In. Proc. of the 12th Workshop on Synthesis And System Integration of Mixed Information technologies(SASIMI 2004), pp. 466-471, October 2004.
  • M. Nakanishi, "On the Power of One-Sided Error Quantum Pushdown Automata with Classical Stack Operations," Proc. of 10th Annual International Computing and Combinatorics Conference (COCOON 2004), LNCS 3106, pp. 179 - 187, August 2004.
  • Y. Murakami, M. Nakanishi, S. Yamashita, and K. Watanabe, "Quantum Pushdown Automata that can Deterministically Solve a Certain Problem," Proc. of International Symposium on Mesoscopic Superconductivity and Spintronics (MS+S2004), pp. 310-315, March 2004.
  • N. Doi, T. Horiyama, M. Nakanishi, and S. Kimura, "Minimization of Fractional Wordlength on Fixed-Point Conversion for High-Level Synthesis," In. Proc. of Asia and South Pacific Design Automation Conference 2004 (ASP-DAC 2004), pp. 80-85, January 2004.
  • N. Doi, T. Horiyama, M. Nakanishi, S. Kimura, and K. Watanabe, "Bit Length Optimization of Fractional Part on Floating to Fixed Point Conversion for High-Level Synthesis," IEICE Trans. Fundamentals, Vol.E86-A, No.12, pp. 3184-3191, December 2003.
  • N. Doi, T. Horiyama, M. Nakanishi, S. Kimura, and K. Watanabe, "Bit Length Optimization of Fractional Parts on Floating to Fixed Point Conversion for High-Level Synthesis," Proc. of 12th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2003), pp. 129-136, April 2003.
  • S. Kimura, T. Hayakawa, T. Horiyama, M. Nakanishi, and K. Watanabe, "An On-Chip High Speed Serial Communication Method Based on Independent Ring Oscillators," Proc. of International Solid-State Circuits Conference (ISSCC2003), pp. 390-391, February 2003.
  • S. Kimura, A. Ishii, T. Horiyama, M. Nakanishi, H. Kajihara, and K. Watanabe, "Look Up Table Compaction Based on Folding of Logic Functions," IEICE Trans. Fundamentals, vol.E85-A, no.12, pp.2701-2707, December 2002.
  • S. Kimura, T. Horiyama, M. Nakanishi, and H. Kajihara, "Folding of Logic Functions and Its Application to Look Up Table Compaction," Proc. of International Conference on Computer Aided Design (ICCAD2002), pp.694-698, November 2002.
  • M. Nakanishi, T. Indoh, K. Hamaguchi, and T. Kashiwabara, "Expressive Power of Quantum Pushdown Automata with a Classical Stack," 3rd International Conference on Unconventional Models of Computation (UMC'02), October 2002.
  • M. Nakanishi, T. Indoh, K. Hamaguchi, and T. Kashiwabara, "On the Power of Non-deterministic Quantum Finite Automata," IEICE Trans. Inf. & Syst., vol.E85-D, no.2, pp.327-332, February 2002.
  • K. Nakamura, M. Nakanishi, T. Horiyama, M. Suzuki, S. Kimura, and K. Watanabe, "A Real-Time User-Independent Eye Tracking LSI with Environment Adaptability," Proc. of 10th Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI 2001), pp. 357 - 361, October 2001.
  • M. Nakanishi, K. Hamaguchi, and T. Kashiwabara, "Ordered Quantum Branching Programs Are More Powerful than Ordered Probabilistic Branching Programs under a Bounded-Width Restriction," Proc. of 6th Annual International Computing and Combinatorics Conference (COCOON 2000), LNCS 1858, pp. 467 - 476, July 2000.
  • 中西正樹, 澤田 美沙子, 浜口清治, 柏原敏伸, "クロネッカー式関数決定グラフの最適展開規則選択問題の計算複雑度", 電子情報通信学会論文誌 D-I, vol.j83-D-I, no.1, pp.115-120, 2000年1月.
  • M. Nakanishi, K. Hamaguchi, and T. Kashiwabara, "An Exponential Lower Bound on the Size of a Binary Moment Diagram Representing Integer Division," IEICE Trans. Fundamentals, vol.E82-A, no.5, pp.756-766, May 1999.

査読つき国内研究会

  • 井上晶広, 蔵川 圭, 中西 正樹, 渡邉勝正, "コンポーネントベース開発のためのアプリケーションフレームワーク", 第3回情報科学技術フォーラム (FIT2004), LA-004, 2004年9月.

査読なし国際会議

  • M. Nakanishi, K. Hamaguchi, and T. Kashiwabara, "An Exponential Lower Bound on the Size of a Binary Moment Diagram Representing Division," 7th International Workshop on Post-Binary ULSI Systems, pp. 42-43, May 1998.

解説記事等

  • 中西正樹, "メッセージの開封確認を行う量子プロトコルとその安全性について," 電子情報通信学会論文誌 A, vol.J90-A, no.5, pp.385-392, 2007年5月.
  • 中西正樹, "量子−古典協調計算 - オートマトンの場合 -", 情報処理, vol.47, no.12, pp.1341 - 1346, December 2006.
  • M. Nakanishi, "Automata with Quantum and Classical Resources," IPSJ Journal, vol. 46, no. 10, pp. 2384-2391, October 2005.

国内研究会(全国大会を含む)

  • 中西正樹, "ガーベッジテープを持つ量子プッシュダウンオートマトン," 第29回量子情報技術研究会研究会資料, pp. 28-33, 2013年11月.
  • 松山美紀,横尾優美,中西正樹, "レジスタの並び替えによる確率振幅の選択を行うハードウェア量子回路シミュレータアーキテクチャ," 第29回量子情報技術研究会研究会資料, pp. 133-136, 2013年11月.
  • 中川智文,浜口清治,垣内洋介,中西正樹,谷本匡亮, "メッセージ・シークエンス・チャートに対するSATソルバーを用いたディスコード計算手法", 情報処理学会研究報告 ユビキタスコンピューティングシステム(UBI),2010-UBI-25, pp.1-8, 2010年3月.
  • S. Tani, M. Nakanishi, and S. Yamashita, "Quantum Communication Protocols with Public Coins," IPSJ SIG Technical Reports, Vol.2009-AL-126 No.6, September 2009.
  • A. Vikman, T. Nakada, M. Nakanishi, S. Yamashita, and Y. Nakashima, "An efficient middle-level framework for quantum circuit simulation on multiple simulator platforms," IEICE Technical Report, vol. 109, no. 168, CPSY2009-14, pp. 25-30, August 2009.
  • Y. Murakami and M. Nakanishi, "Quantum Secure Direct Communication Protocol without Using Quantum Memory," Proc. of 2009 Symposium on Cryptography and Information Security (SCIS2009), 1D2-6, January 2009.
  • Y. Hirata, M. Nakanishi, S. Yamashita, and Y. Nakashima, "An Efficient Method to Convert Arbitrary Quantum Circuits to Ones on a Linear Nearest Neighbor Architecture," IEICE Technical Report, QIT2008-57, pp.45-50, November 2008.
  • A. Ambainis, K. Iwama, M. Nakanishi, H. Nishimura, R. Raymond, S. Tani, and S. Yamashita, "Quantum Query Complexity of Boolean Functions with Small On-Sets," IEICE Technical Report, QIT2008-56, pp.39-44, November 2008.
  • 洪勇基, 中西正樹, 山下茂, 中島康彦, "FPGAのスイッチマトリクスを対象とするソフトエラー対策", IEICE Technical Report RECONF2008-45, pp.39-44, November 2008.
  • 堀田敬一, 中田尚, 中西正樹, 山下茂, 中島康彦, "高信頼セルによる回路の信頼性評価", IEICE Technical Report VLD2008-75, pp.91-96, November 2008.
  • M. Nakanishi and Y. Murakami, "A Method for Secure FPGA Configuration," Proc. of Computer Security Symposium2008(CSS2008), B1-4, October 2008.
  • 鈴木一範, 中田尚, 中西正樹, 山下茂, 中島康彦, "高信頼セルによる演算器の耐故障性と遅延時間の評価", SWoPP2008, pp.181-186, August 2008.
  • 柴田章博, 中田尚, 中西正樹, 山下茂, 中島康彦, "量子計算の並列シミュレーションにおける通信量削減手法", SWoPP2008, pp.133-138, August 2008.
  • 柴田章博, 中田尚, 中西正樹, 山下茂, 中島康彦, "並列量子計算シミュレータにおける通信料削減手法の提案", 第18回量子情報技術研究会資料, QIT2008-41, pp.180-183, May 2008.
  • 鈴木一範, 中田尚, 中西正樹, 山下茂, 中島康彦, "少品種高信頼セルによる演算器の提案と評価", 信学技報, vol.107, no.559, DC2007-112, pp.167-172, March 2008.
  • 村上ユミコ, 中西正樹, 萩原学, 山下茂, 中島康彦, "量子状態を送信するための量子秘匿直接通信とその安全性", 暗号と情報セキュリティシンポジウム (SCIS2008), 2D1-1, 2008年1月.
  • M. Nakanishi, "A Scheme for Protecting FPGA Configuration Bitstreams," Proc. of Symposium on Cryptography and Information Security (SCIS2008), 1B2-1, January 2008.
  • S. Tani, M. Nakanishi, and S. Yamashita, "An Analysis of Quantum Communication Complexity Depending on Network Topologies," IEICE Technical Report, QIT2007-83, pp.150-153, November 2007.
  • 鈴木一範, 中田尚, 中西正樹, 山下茂, 中島康彦, "細粒度命令分解と少品種セルによる高信頼化アーキテクチャの提案", 情処研報, 2007-ARC-175, pp.61-66, 2007年11月.
  • 里山宏平, 中田尚, 中西正樹, 山下茂, 中島康彦, "SRAMベースFPGAにおける耐ソフトエラーLUT構成法", 信学技法, RECONF-2007-43, pp.1-6, 2007年11月.
  • 片岡晶人, 中西正樹, 山下茂, 中島康彦, "VLIW型命令キューを持つOROCHIの命令スケジューリング機構", 情処研報, 2007-ARC-172, pp.25-30, 2007年3月.
  • A. Okazaki, M. Nakanishi, and S. Yamashita, "Secure Processor Architecture for High-Speed Verification of Memory Integrity," IPSJ SIG Technical Reports, 2006-ARC-170, pp. 13-18, November 2006.
  • 中西正樹, 谷誠一郎, 山下茂, "量子文字列封印における復号化率と検出率のトレードオフについて", 第15回量子情報技術研究会資料, pp.233-236, 2006年11月.
  • 山下茂, 中西正樹, 内山智香子, 相原正樹, "Pure Dephasing を考慮した量子オラクル計算モデル", 第15回量子情報技術研究会資料, pp.229-232, 2006年11月.
  • 竹谷昌敏, 中西正樹, 山下茂, 中島康彦, "量子封印を用いた量子認証", 第15回量子情報技術研究会資料, pp.209-212, 2006年11月.
  • Y. Murakami, M. Nakanishi, M. Hagiwara, S. Yamashita and Y. Nakashima, "Quantum Secure Direct Communication Protocols for Transmitting Quantum States," IEICE Technical Report, QIT2006-28, pp. 233-234, May 2006.
  • 西山寛之, 中西正樹, 山下茂, 中島康彦, "3準位量子ゲート設計のためのユニタリ行列近似", 第14回量子情報技術研究会資料, pp.180-183, 2006年5月.
  • M. Tomono, M. Nakanishi, S. Yamashita, K. Nakajima, and K. Watanabe, "Online FPGA Placement Using I/O Routing Information," IEICE Technical Report, VLD2006-1, pp. 1-6, May 2006.
  • Y. Murakami, M. Nakanishi, M. Hagiwara, S. Yamashita and Y. Nakashima, "No Preshared-Key Quantum Secret Communication Protocol," Proc. of the 2006 IEICE General Conference, DS-1-12, March 2006.
  • T. Suzuki, M. Nakanishi, S. Yamashita, and K. Watanabe, "Upper Bounds for Quantum Biased Oracles with Explicit Bias Rate," LA Symposium 2006, January 2006.
  • T. Katsumata, M. Nakanishi, S. Yamashita, and K. Watanabe, "Quantum Sealing Schemes against Collective Measurement Attacks," IEICE Technical Report, QIT2005-90, pp. 229-232, November 2005.
  • 土井伸洋,堀山貴史,中西正樹,木村晋二, "ビット長に制約がある場合の字数演算の固定小数点演算化", DAシンポジウム 2005,pp. 49-54,2005年8月.
  • Y. Murakami, M. Nakanishi, S. Yamashita, and K. Watanabe, "Cheater Identifiable Quantum Secret Sharing Schemes," IEICE Technical Report, ISEC2005-55, pp. 89-92, July 2005.
  • 土井伸洋,堀山貴史,中西正樹,木村晋二, "非線型方程式と整数解の探索に基づく高位合成向けビット長最適化", 情報処理学会研究報告,2005-SLDM-119, pp. 133-138,2005年3月.
  • 中井伸郎,中西正樹,山下茂,渡邉勝正, "配線リソースを考慮した再構成可能 1bit プロセッサアレイ", 情報処理学会研究報告,2005-SLDM-118, pp. 7-12, 2005年1月.
  • 小林さとみ, 中西正樹, 渡邉勝正, "携帯機器に多言語のリソースを安定的に供給出来るネットワークサービス", 2005年情報学シンポジウム講演論文集, pp. 81-86, 2005年1月.
  • S. Tani, M. Nakanishi, and S. Yamashita, "A Quantum Protocol for the List-Nonequality Function," IEICE Technical Report QIT2004-51, pp. 21-25, December 2004.
  • 中西正樹, "(チュートリアル講演) 量子オートマトンの計算能力", 第11回量子情報技術研究会, 電子情報通信学会 信学技報,QIT2004-50, pp. 16-20, 2004年12月.
  • 渡邉勝正,井上晶広,山田洋平,中西正樹,山下茂, "ソフトウェアの自己変更を支援する機構について", 電子情報通信学会 信学技報,SS2004-34, pp. 1-6, 2004年11月.
  • 岡崎篤也,中西正樹,山下茂,渡邉勝正, "CPUによるマルウェアコードの実行防止," コンピュータセキュリティシンポジウム2004 (CSS2004),pp.421-426,2004年10月.
  • 伴野充,中西正樹,山下茂,渡邉勝正, "再構成可能ハードウェアを用いたイベント指向型計算とその応用", 第4回リコンフィギャラブルシステム研究会論文集,pp.103-109,2004年9月.
  • 土井伸洋,堀山貴史,中西正樹,木村晋二, "浮動小数点演算での誤差の増減を考慮した変数のビット長最適化", DA シンポジウム 2004,pp.85-90,2004年7月.
  • 岡崎篤也,中西正樹,山下茂,渡邉勝正, "耐タンパCPUによるプログラム実行の証明," IEICE Technical Report,ISEC2004-37,pp.165-170,2004年7月.
  • 伴野充,中西正樹,山下茂,渡邉勝正, "Dynamically Reconfigurable Coprocessor for Exception Detection," IEICE Technical Report,VLD2004-9,pp.13-18,2004年5月.
  • 土井伸洋,堀山貴史,中西正樹,木村晋二, "抽象解釈手法に基づく変数の相互関係解析とそのデータパス最適化への応用", 電子情報通信学会 信学技報,VLD2004-8,pp.7-12,2004年5月.
  • M. Nakanishi, "One-Sided Error Quantum Pushdown Automata with Classical Stack Operations," IEICE Technical Report, QIT2003-93, pp.155 - 158, December 2003.
  • 伴野充,中西正樹,山下茂,渡邉勝正, "能動関数モジュールを再配置可能なアクティブソフトウェア向けアーキテクチャの提案", 電子情報通信学会 信学技報,VLD2003-95,pp.151-155,2003年11月.
  • 高木文博,中西正樹,山下茂,渡邉勝正, "状態空間の分割を用いた量子探索ハードウェアシミュレータ", 電子情報通信学会 信学技報,VLD2003-94,pp.145-150,2003年11月.
  • T. Majima, M. Nakanishi, and K. Watanabe, "Automatic Generation of Java-Based, Database-Independent Query API," IEICE Technical Report, DE2003-115, pp.25 - 30, October 2003.
  • 渡邉勝正,駱 福全,井上晶広,桑川栄一,水原隆道,中西正樹, "能動関数の配列によるアクティブソフトウェアの構成", 日本ソフトウェア科学会 第 20 回大会論文集, 4B-1, 2003年9月.
  • 高木文博,中西正樹,山下茂,渡邉勝正, "FPGAを用いた量子探索シミュレータ", 情報科学技術フォーラム2003 (FIT2003), C-031, 2003年9月.
  • 井上晶広,中西正樹,渡邉勝正, "アクティブソフトウェア構築のための Java API", 情報科学技術フォーラム2003 (FIT2003), B-016, 2003年9月.
  • 中西正樹,森下真秀,渡邉勝正, "状態遷移関数を確率的に選択可能な1方向量子有限オートマトン", 情報科学技術フォーラム2003 (FIT2003), A-049, 2003年9月.
  • 土井伸洋,堀山貴史,中西正樹,木村晋二, "丸めを考慮した浮動小数点数の固定小数点数への自動変換", DA シンポジウム 2003, pp.209-214, 2003年7月.
  • 清水友樹,木村晋二,堀山貴史,中西正樹,柳澤政生, "畳み込み機構を持つFPGAのマッピング能力について", DA シンポジウム 2003, pp.31-36, 2003年7月.
  • 水原隆道,中西正樹,渡邉勝正, "自発的移送が可能なオブジェクト生成システムの開発", 電子情報通信学会 信学技報, KBSE2003, pp.1-8, 2003年5月.
  • 梶原裕嗣,中西正樹,堀山貴史,木村晋二,渡邉勝正, "論理関数の畳み込み機構を導入した省面積FPGAの実現と評価", 電子情報通信学会 信学技報, VLD2002-1226, pp.37-42, 2003年1月.
  • 土井伸洋,堀山貴史,中西正樹,木村晋二,渡邉勝正, "Cプログラムからの合成における浮動小数点演算のビット長最適化", 第6回システムLSIワークショップ, pp.263-266, 2002年11月.
  • 森下真秀,中西正樹,渡邉勝正, "可逆有限オートマトンの拡張による混合状態量子有限オートマトンの表現能 力の考察", 第7回量子情報技術研究会資料, QIT2002-66, pp.79-84, 2002年11月.
  • 渡邉勝正,相良かおる,山下隆義,中西正樹,堀山貴史,木村晋二, "ことばによる手話単語の記述と三次元表現", 第2回福祉工学シンポジウム講演論文集, pp.189-192, 2002年11月.
  • 渡邉勝正,小林郁典,中西正樹,堀山貴史,木村晋二, "アクティブソフトウェアの動的変更について", 日本ソフトウェア科学会 第 19 回大会論文集, 4F-1, 2002年9月.
  • 梶原裕嗣,堀山貴史,中西正樹,木村晋二,渡邉勝正, "論理関数の畳み込みを考慮した Look Up Table の設計と実現", DA シンポジウム 2002, pp.223-228, 2002年7月.
  • 土井伸洋,堀山貴史,中西正樹,木村晋二,渡邉勝正, "浮動小数点を含む C プログラムからのハードウェア生成におけるビット長最適化", DA シンポジウム 2002, pp.119-124, 2002年7月.
  • M. Nakanishi, T. Indoh, K. Hamaguchi, and T. Kashiwabara, "Expressive Power of Quantum Pushdown Automata with a Classical Stack," IEICE Technical Report, QIT2002-41, pp.195-198, May 2002.
  • 梶原裕嗣, 早川朋一, 松本剛英, 森下真秀, 鈴木真人, 中西正樹, 堀山 貴史, 木村晋二, 渡邉勝正, "肌色判定と顔の対称性を利用した対顔(たいがん)判定LSI", 第15回 回路とシステム(軽井沢)ワークショップ, pp.529-534, 2002年4月.
  • 中村一博, 中西正樹, 堀山貴史, 鈴木真人, 木村晋二, 渡邉勝正, "環境適応可能なリアルタイム視線推定 LSI の設計と評価", 第15回 回路とシステム(軽井沢)ワークショップ, pp.293-298, 2002年4月.
  • 木村晋二, 石井淳, 堀山貴史, 梶原裕嗣, 中西正樹, 渡邉勝正, "論理関数の畳み込みを考慮した Look Up Table の構造", 第15回 回路とシステム(軽井沢)ワークショップ, pp.281-286, 2002年4月.
  • 石井淳, 梶原裕嗣, 中西正樹, 堀山貴史, 木村晋二, 渡邉勝正, "論理関数の重ね合わせに基づく加減算向き LUT", 2002年 電子情報通信学会総合大会, A-3-25, p.104, 2002年3月.
  • 早川朋一, 木村晋二, 中西正樹, 堀山貴史, 渡邉勝正, "リング発振器を用いたオンチップ高速シリアル通信方式", 2002年 電子情報通信学会総合大会, A-3-4, p.83, 2002年3月.
  • 梶原裕嗣, 早川朋一, 松本剛英, 森下真秀, 鈴木正人, 中西正樹 , 堀山貴史, 木村晋二, 渡邉勝正, "顔の対称性を利用した不特定対象リアルタイム対顔判定チップ", 第5回システムLSIワークショップ, pp. 255-258, 2001年11月.
  • 渡邉勝正, 小林郁典, 木村晋二, 堀山貴史, 中西正樹, "アクティブソフトウェアの構成と表現について", 日本ソフトウェア科学会第18回大会論文集, 2001年9月.
  • 中西正樹, 浜口清治, 柏原敏伸, "定数幅量子ブランチングプログラムの計算能力", LAシンポジウム, 2001年1月.
  • 渡邉勝正, 木村晋二, 堀山貴史, 中西正樹, 伊藤康史, 中村一博, 駱 福全 , 宮脇冨士夫, "「型破りのシステム」設計論 -新しい情報システム設計者の育成に向けて-", 情報処理学会, 情報システムと社会環境シンポジウム, pp.25-32, 2001年1月.
  • 中村一博, 中西正樹, 堀山貴史, 鈴木真人, 木村晋二, 渡邉勝正, "視線インタフェースのためのリアルタイム視線推定LSI", 第4回システムLSI琵琶湖ワークショップ, pp. 267-270, 2000年11月.
  • 中西正樹, 浜口清治, 柏原敏伸, "1回読み定数幅制約下での量子ブランチングプログラムと確率ブランチングプログラムの計算能力の比較", 電子情報通信学会 信学技報, COMP99-95, pp. 127-134, 2000年3月.
  • 中西正樹, 浜口清治, 柏原敏伸, "二分モーメントグラフによる除算表現の大きさの指数下界", 電子情報通信学会 信学技報, COMP97-53, pp. 63-70, 1997年10月.

テクニカルレポート

  • M. Nakanishi, "One-Sided Error Quantum Pushdown Automata with Classical Stack Operations," NAIST Technical Report, NAIST-IS-TR2003011, October 2003.
  • M. Nakanishi, T. Indoh, K. Hamaguchi, and T. Kashiwabara "On the Power of Quantum Pushdown Automata with a Classical Stack and 1.5-way Quantum Finite Automata," NAIST Technical Report, NAIST-IS-TR2001005, March 2001.
  • 中西正樹, 印藤隆夫, 浜口清治, 柏原敏伸, "非決定性量子有限オートマトン", NAIST Technical Report, NAIST-IS-TR2000014, December 2000.
  • 中西正樹, 浜口清治, 柏原敏伸, "定数幅量子ブランチングプログラムの計算能力", NAIST Technical Report, NAIST-IS-TR2000010, November 2000.

特許

  • 村上ユミコ, 中西正樹, 山下茂 "量子暗号通信方法", 特願2006-058933, 2006年3月.
  • 岡崎篤也, 中西正樹, 山下茂, 渡邉勝正 "耐タンパCPUによるプログラム実行の証明", 特願2005-013190, 2005年1月.
  • 早川朋一, 木村晋二, 堀山貴史, 中西正樹 "半導体集積回路装置", 特願2002-220434, 2002年3月.
  • 木村晋二, 堀山貴史, 中西正樹 "半導体集積回路装置", 特願2002-118574, 2002年3月.